خلاصه
در این مقاله، در مورد چالش های مختلف کار در ناحیه زیرآستانه ای در مدارهای با فناوری CMOS 65 نانومتر، بحث می شود. مدارهای گوناگونی برای یافتن بهترین آرایش در ناحیه کاری زیرآستانه ای مورد بررسی قرار می گیرد و در کار با ولتاژهای تغذیه بسیار پایین شبیه سازی می گردد. برای پشتیبانی از مباحث نظری انجام شده، آرایش های گوناگون مداری مورد آزمایش و شبیه سازی قرار می گیرد. جنبه های گوناگون مدارهای فلیپ فلاپ با جزییات تشریح می شود تا بهترین توپولوژی برای استفاده در ولتاژهای تغذیه بسیار پایین و کاربردهای بسیار کم توان بررسی شود. نتایج شبیه سازی نشان می دهد مصرف توان در مدارهای پیشنهادی این مقاله، مقایسه با دیگر فلیپ فلاپ ها حداقل 23% کاهش می یابد. همچنین زمان راه اندازی و زمان نگهداری نیز بهبود می یابد.
کلمات کلیدی: ولتاژ پایین، کم توان، زیرآستانه، مقیاس نانو
مقدمه
در چند سال اخیر، تلاشهای زیادی در جهت تحقیق و توسعه مدارهای کاربردی کم توان برای گرههای حسگری بی سیم تغذیه شده با باتری صورت گرفته است. اخیرا تعدادی از مقالات در این زمینه، در رابطه با استفاده از حوزه زمانی ADC به جای حوزه دامنه بحث کرده اند [1] – [4]. در مقالات مذکور، مبدل ها را می توان تماما از مولفه مداری دیجیتال ایجاد کرد، اما این کار شرایط بسیار بسته ای را برای مقایسه گر و مدار نمونه بردای ایجاد خواهد کرد. برای مطابقت با این شرایط، باید فلیپ فلاپ های کم توان و پرسرعت با احتمال کم زیرپایداری طراحی شود. در سالهای اخیر، با کوچک شدن مقیاس های مداری در ابعاد اتمی، جریان های نشت مداری افزایش چشمگیر داشته است که منجر به اتلاف توان بالاتر می شود.
چکیده
در سال های اخیر، با توجه به مشکلات محیطی و اقتصادی، ساخت ماشین جدید قدرت و خط انتقال مشکل شده است. از این رو بهتر است به منظور افزایش قابلیت انتقال قدرت از خطوط انتقال موجود را تا محدوده حرارتی به جای ساخت خطوط انتقال جدید استفاده کرد. برای بالا بردن توانایی قدرت، کنترل کننده FACTS مانند SSC، TCSC، SVC توسعه یافته است. اما این کنترل کننده ها به طور جداگانه نمی توانند توان واقعی و راکتیو را جبران کنند. از این رو کنترل کننده به نام، کنترل جریان توان یکپارچه (UPFC) با استفاده از دو کنترل کننده سری و شنت با یک لینک خازن DC مشترک توسعه داده شده است. این خازن معایبی مانند قابلیت اطمینان مؤثر، هزینه بالا و غیره را دارد. این مقاله یک توپولوژی جدید برای UPFC بر اساس طرحی ماتریس مبدل پیشنهاد می کند. مبدل های ماتریس (MCS) اجازه می دهد که مبدل توان ac/ac مستقیم بدون لینک های ذخیره انرژی dc بنابراین MC مبتنی برUPFC (MC-UPFC) حجم و هزینه را کاهش می دهد، کاهش تلفات توان خازن، همراه با قابلیت اطمینان بالاتر است. مبانی نظری کنترل توان مستقیم (DPC) بر اساس روش های کنترل مدل لغزشی برای مدل دینامیکیMC-UPFC از جمله فیلتر ورودی تاسیس شده اند. در نتیجه، توان اکتیو و راکتیو خط، همراه با تغذیه AC توان راکتیو، می تواند به طور مستقیم با انتخاب مبدل ماتریس مناسب کنترل شده و حالت سوئیچینگ پاسخ دینامیکی و حالت پایدار را تضمین می کند.
مقدمه
مفهوم UPFC اصلی، در دهه نود توسط L. Gyugyi، معرفی شد. [1] شامل دو مبدل AC-DC با استفاده از گیت خاموش کردن تریستوری (GTO) است، پشت سرهم از طریق لینک DC مشترکشان با استفاده از ولتاژ بالا ذخیره سازی DC خازن ها متصل شده اند. این ترتیبات می تواند به عنوان مبدل قدرت سوئیچینگ AC-AC برگشت پذیر ایده آل عمل کند، که در آن توان می تواند در هر دو جهت بین ترمینال های AC دو مبدل جریان داشته باشد خازن های لینک DC برخی از قابلیت ذخیره انرژی برای مبدل های پشت سر هم که به کنترل جریان توان کمک می کند را فراهم می کنند.
خلاصه
در سال های اخیر، با توجه به مشکلات محیطی و اقتصادی، ساخت ماشین جدید قدرت و خط انتقال مشکل شده است. از این رو بهتر است به منظور افزایش قابلیت انتقال قدرت از خطوط انتقال موجود را تا محدوده حرارتی به جای ساخت خطوط انتقال جدید استفاده کرد. برای بالا بردن توانایی قدرت، کنترل کننده FACTS مانند SSC، TCSC، SVC توسعه یافته است. اما این کنترل کننده ها به طور جداگانه نمی توانند توان واقعی و راکتیو را جبران کنند. از این رو کنترل کننده به نام، کنترل جریان توان یکپارچه (UPFC) با استفاده از دو کنترل کننده سری و شنت با یک لینک خازن DC مشترک توسعه داده شده است. این خازن معایبی مانند قابلیت اطمینان مؤثر، هزینه بالا و غیره را دارد. این مقاله یک توپولوژی جدید برای UPFC بر اساس طرحی ماتریس مبدل پیشنهاد می کند. مبدل های ماتریس (MCS) اجازه می دهد که مبدل توان ac/ac مستقیم بدون لینک های ذخیره انرژی dc بنابراین MC مبتنی برUPFC (MC-UPFC) حجم و هزینه را کاهش می دهد، کاهش تلفات توان خازن، همراه با قابلیت اطمینان بالاتر است. مبانی نظری کنترل توان مستقیم (DPC) بر اساس روش های کنترل مدل لغزشی برای مدل دینامیکیMC-UPFC از جمله فیلتر ورودی تاسیس شده اند. در نتیجه، توان اکتیو و راکتیو خط، همراه با تغذیه AC توان راکتیو، می تواند به طور مستقیم با انتخاب مبدل ماتریس مناسب کنترل شده و حالت سوئیچینگ پاسخ دینامیکی و حالت پایدار را تضمین می کند.
I. مقدمه
مفهوم UPFC اصلی، در دهه نود توسط L. Gyugyi، معرفی شد. [1] شامل دو مبدل AC-DC با استفاده از گیت خاموش کردن تریستوری (GTO) است، پشت سرهم از طریق لینک DC مشترکشان با استفاده از ولتاژ بالا ذخیره سازی DC خازن ها متصل شده اند. این ترتیبات می تواند به عنوان مبدل قدرت سوئیچینگ AC-AC برگشت پذیر ایده آل عمل کند، که در آن توان می تواند در هر دو جهت بین ترمینال های AC دو مبدل جریان داشته باشد خازن های لینک DC برخی از قابلیت ذخیره انرژی برای مبدل های پشت سر هم که به کنترل جریان توان کمک می کندرا فراهم می کنند.
خلاصه
در مدارات سیموس، کاهش ولتاژ آستانه به دلیل مقیاس بندی ولتاژ، منتهی به جریان نشتی زیرآستانه و در نتیجه تلفات توان ایستا (استاتیک) می شود. در اینجا ما روشی تازه به نام LECTOR برای طراحی گیت های سیموس که به طور قابل توجهی جریان نشتی را بدون افزایش تلفات توان پویا (دینامیک) کاهش می دهد، ارایه می کنیم. در روش پیشنهاد شده ما، دو ترانزیستور کنترل نشتی (یکی نوع n و دیگری نوع p) در درون دروازه های منطقی که ترمینال گیت هر ترانزیستور کنترل نشتی (LCT) توسط منبع گیت دیگر کنترل می شود را معرفی می کنیم. در این آرایش، یکی از LCTها (منظور ترانزیستورهای کنترل نشتی) همیشه به ازای هر ترکیب ورودی، نزدیک به ولتاژ قطع می باشد. این مقاومت مسیر Vdd به گراند را کاهش داده، که این منجر به کاهش چشمگیر جریان نشتی می شود. نت لیست سطح-گیت مدار داده شده، نخست به یک پیاده سازی گیت پیچیدۀ CMOS استاتیک تبدیل شده، و سپس LCTها به منظور دستیابی به یک مدار کنترل نشتی معرفی می شوند. ویژگی قابل توجه LECTOR این است که در هر دو حالت فعال و غیرفعال مدار، فعال می باشد که این منجر به کاهش نشتی بهتری نسبت به روش های دیگر می شود. همچنین، روش ارایه شده، دارای محدودیت های کمتری نسبت به دیگر روش های موجود برای کاهش نشتی دارد. نتایج تجربی نشان دهندۀ یک کاهش نشتی متوسط 794 درصدی را برای مدارات محک (بنچ مارک) MCNC’91 نشان می دهند.
کلمات کلیدی: ریزمیکرون ژرف، نشت توان، بهینه سازی توان، پشته ترانزیستور
مقدمه
تلف توان موضوع مهمی در طراحی مدارات CMOS VLSI می باشد. مصرف توان زیاد، موجب کاهش عمر باطری در کاربردهای دارای باطری می شود و در قابلیت اطمینان، بسته ای سازی، و هزینه های خنک سازی تاثیر می گذارد. منابع اصلی تلفات توان این ها هستند: 1) تلفات توان خازنی مبنی بر شارژ و تخلیۀ (دشارژ) خازن بار. 2) جریان های اتصال کوتاه، بدلیل وجود یک مسیر رسانا میان منبع ولتاژ و گراند برای مدت کوتاهی در حین اینکه یک دروازه منطقی در حال عبور جریان از خود است؛ و 3) جریان نشتی. جریان نشتی شامل جریان های دیود بایاس معکوس و جریان های زیرآستانه می باشد.
ترانسهای جریان خشک برای سطوح ولتاژ 36-12 کیلو وات
اجزاء اصلی
استانداردها
سیم پیچ ها و هسته های ترانسفورماتور
توزیع
ترانسفورماتورهای جریان بیرونی برای نصب در نیروگاه های انتقال و نحوه نصب
که این مزایا عبارتند از
استفاده از این دستگاه یک مزایای خاص برای کنتورهای اکتیو و راکتیو
نحوه نگهداری
راه اندازی دو الکترو موتور سه فاز به صورت یکی پس از دیگری
مدار راه اندازی موتور سه فاز سنکرون از یک نقطه
راه اندازی دو الکترو موتور سه فازه آسنکرون به صورت یکی به جای دیگری
گزارش کار مدار کنتور تک فاز همراه با مصرف کننده
گزارش کار مدار کنتور سه فاز سه سیم
گزارش مدار کنتور تک فاز دو تعرفه ای
گزارش کار کنتور سه فاز سیم همراه با دو تعرفه
گزارش کار مدار کنتور سه فاز چهار سیمه همراه با 3 مصرف کننده
گزارش کار مدار لامپ مهتابی
گزارش کار یک الکتروموتور چپ گرد و راست گرد ساده
گزارش کار مدار کولر آبی